Категория:Verilog — различия между версиями
Материал из SRNS
Dneprov D (обсуждение | вклад) |
Dneprov D (обсуждение | вклад) |
||
| Строка 1: | Строка 1: | ||
| + | [[File:processor_cpu_upgrade_installation_chip_robot_5633_1024x600.jpg|right|400px]] | ||
| + | |||
'''''Verilog HDL''''' ''(англ. Verilog Hardware Description Language)'' — это язык описания аппаратуры, используемый для описания и моделирования электронных систем. | '''''Verilog HDL''''' ''(англ. Verilog Hardware Description Language)'' — это язык описания аппаратуры, используемый для описания и моделирования электронных систем. | ||
Текущая версия на 13:12, 25 сентября 2017
Verilog HDL (англ. Verilog Hardware Description Language) — это язык описания аппаратуры, используемый для описания и моделирования электронных систем.
Verilog HDL, не следует путать с VHDL (конкурирующий язык), наиболее часто используется в проектировании, верификации и реализации (например, в виде СБИС) аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции.
Страницы в категории «Verilog»
Показано 9 страниц из 9.
0 |
0 (продолжение)1 |
1 (продолжение)2Д |
